搜索

射频微波类产品

CSCG04828 时钟频率合成器中科芯

CSCG04828 是一款高性能的双环路、整数 N 分频的抖动清除器，可应用于 JESD204B 时
钟产生、数据转换器时钟、相控阵参考分配和微波基带卡等领域。
PLL2 的 14 个输出时钟可以配置为驱动 7 个 JESD204B 高速数据转换器或需要使用 DCLK
和 SYSREF 时钟的其他器件，所有 14 个通路均支持频率和相位调整。DCLK 和 SYSREF 时钟
输出都支持不同的输出模式，包括 LVDS、LVPECL、HSDS 和 LCPECL。SYSREF 时钟可同
时支持直流和交流耦合。针对传统时钟系统，14 个输出时钟中的每一个都可以单独配置为高
性能输出时钟，而不是局限于 JESD204B 应用。除了上述高性能特性，CSCG04828 还具备其
他一系列特性，例如功耗和性能折中、双 VCO、动态数字延时、保持模式、无毛刺模拟延迟
等，这使得 CSCG04828 成为提供灵活的高性能时钟树

产品特点
 超低 RMS 抖动
— 95 fs RMS 抖动(12 kHz to 20 MHz)
— 98 fs RMS 抖动(100 Hz to 20 MHz)
— -160.5 dBc/Hz@245.76 MHz 噪底
 PLL2 最多支持 14 个差分 DCLK 时钟
— 支持最多 7 个 SYSREF 时钟
— 最大时钟输出频率为 3.1GHz
— PLL2 支持 LVPECL，LVDS，HSDS，LCPECL 可编程输出电平格式
 PLL1 最多支持 1 个经过缓冲的 VCXO/晶振输出
— 支持 LVPECL，LVDS，2xLVCMOS 可编程输出电平格式
 双环路 PLL 架构
 PLL1
— 多达 3 个冗余输入时钟
— 支持自动/手动切换模式
— 支持无毛刺切换和丢失信号检测（LOS）
— 集成低噪声晶体振荡器电路
— 输入时钟丢失时进入保持模式
 PLL2
— 标准平底噪声为-225 dBc/Hz
— 鉴相频率最高 155MHz
— OSCin 支持倍频
— 集成两个低噪声 VCO
 50%占空比，1-32 分频器
 精确数字延时，动态可调
 25ps 模拟延时步进
 支持多种模式：双 PLL、单 PLL、时钟分配
 工作温度范围：-55℃～+125℃
 工作电压：3.15V-3.45V
 封装：塑封 QFN64（9.0 mm × 9.0 mm × 0.85 mm）
1.3 产品用途及应用范围
1) 无线基础设施；
2) 数据转换器时钟；
3) 数据中心，SONET/SDH，DSLAM；
4) 医疗/视频/军事/航空航天；
5) 测试和测量。